PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-286497

(43) Date of publication of application: 17.12.1991

(51)Int.CI.

G11C 16/06 H01L 27/10 H01L 29/788 H01L 29/792

(21)Application number: 02-082946

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

31.03.1990

(72)Inventor: IWATA YOSHIHISA

OUCHI KAZUNORI

TANAKA TOMOHARU


ITO YASUO

MOMOTOMI MASAKI MASUOKA FUJIO

(54) NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To set the threshold value of a memory cell within a prescribed range by providing a write verify control circuit to confirm a data write state by impressing a prescribed write verify potential to the control gate of the selected memory cell. CONSTITUTION: A control gate control circuit 6 outputs prescribed control signals to the control gate line of a memory cell array 2 corresponding to respective operations such as data write, erase, read and verify. After executing a write operation according to data to be written latched by a data latch circuit 5, the write verify operation is executed by the control circuit 6. In such a case, when all the write data are set within desired threshold destribution, the signal of data write end is obtained by a verify end detection circuit 9. Thus, the threshold value of the memory cell in the data write state can be set within the prescribed range.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑫ 公 開 特 許 公 報 (A) 平3-286497

Mint. Cl. 3

識別記号

庁内整理番号

@公開 平成3年(1991)12月17日

G 11 C. 16/06

8522-5L 7514-4M G 11 C 17/00 Ж 371 H 01 L 29/78 (全14頁) 審査請求 未請求 請求項の数 4

不揮発性半導体配憶装置 60発明の名称

> **21**特 頭 平2-82946

願 平2(1990)3月31日 22出

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 佳 久 岩 \mathbf{H} 明者 @発 研究所内 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 内 和 明 者 大 @発 研究所内 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 智 暗 由 H @発 明 者 研究所内 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 夫 伊 囯 明 淁 @発 研究所内 神奈川県川崎市幸区堀川町72番地 株式会社東芝 88 നി. 弁理士 鈴江 外3名 武彦 70代 理 人 最終頁に続く

> 皗 细

1. 発明の名称

不揮発性半導体記憶装置

- 2. 特許請求の範囲
- (1) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の授 受により電気的書替えを可能としたメモリセルが 複数個ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイを有す る不揮発性半導体記憶装置において、

選択されたNANDセル内のすべてのメモリセ ルの制御ゲートに所定の消去ベリファイ電位を印 加してビット線電流によりデータ消去状態を確認 する消去ベリファイ制御回路を有する、

ことを特徴とする不揮発性半導体記憶装置。

(2) 半導体基板上に電荷蓄積層と制御ゲートが 徴層形成され、電荷蓄積層と基板の間の電荷の授 受により電気的書替えを可能としたメモリセルが 後数個ずつ直列接統されてNANDセルを構成し てマトリクス配列されたメモリセルアレイを有す

る不揮発性半導体記憶装置において、

選択されたNANDセル内のすべてのメモリセ ルの制御ゲートに所定の消去ベリファイ電位を印 加してビット線電流によりデータ消去状態を確認 する消去ペリファイ制御回路と、

選択されたNANDセル内の選択メモリセルの 制御ゲートに所定の者込みベリファイ電位を印加 してデータ書込み状態を確認する書込みベリファ イ制御回路と、

を有することを特徴とする不輝発性半導体記憶装

- (3) 消去ペリファイ制御回路は、所定の動作時 間を設定して読出しを行うためのタイマを内蔵す ることを特徴とする請求項1または2記載の不揮 免性半導体記憶装置。
- (4) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の授 受により電気的書替えを可能としたメモリセルが 復数個ずつ直列接統されてNANDセルを構成し てマトリクス配列されたメモリセルアレイと、

前記メモリセルアレイのビット線に書込みデータを与えるデータ入力バッファおよびデータラッチ回路と、

前記メモリセルアレイのピット線データを読出すセンスアンプ回路およびデータ出力バッファと、

前記メモリセルアレイにデータ書込みを行った後に、書込み状態を確認するための書込みベリファイ電位を順次選択された制御ゲート線に印加してデータ統出しを行う書込みベリファイ制御回路と、

前紀データラッチ回路とセンスアンプ回路の出力を比較してその結果を一時ラッチする機能を持つデータ比較回路と、

このデータ比較回路の出力により書込み状態を確認して、書込み不十分のメモリセルに対して再 書き込みを行う手段と、

選択されたNANDセル内の全てのメモリセルの制御ゲートに接地電位を印加してヒット線電流によりそのNANDセル内のメモリセルの消去状態を確認する消去ペリファイ制御回路と、

読され、ソース側はやはり選択ゲートを介してソ ース線(基準電位配線)に接続される。メモリセ ルの制御ゲートは、行方向に連続的に配設されて ワード線となる。

このNANDセル型EEPROMの動作は次の 通りである。データ審込みの動作は、ピット線か ら最も離れた位置のメモリセルから順に行う。選 択されたメモリセルの制御ゲートには高電圧Vpp (=20 V程度)を印加し、それよりピット線側 にあるメモリセルの制御ゲートおよび選択ゲート には中間電位 VippN (=10 V程度) を印加し、 ビッド線にはデータに応じてOVまたは中間電位 を与える。ヒット線にOVが与えられた時、その 電位は選択メモリセルのドレインまで 伝達されて、 ドレインから浮遊ゲートに電子注入が生じる。こ れによりその選択されたメモリセルのしきい値は 正方向にシフトする。この状態をたとえば"1" とする。ビット線に中間電位が与えられたときは、 電子注入が起こらず、従ってしきい値は変化せず、 負に止まる。この状態は"ロ"である。

を備えたことを特徴とする不揮発性半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)・

本発明は、電気的書替え可能な不揮発性半導体記憶装置(EEPROM)に保り、特にNAN Dセル構成のメモリセルアレイを有するEEPR OMに関する。

.(従来の技術)

EEPROMの一つとして、高集箱化が可能なNANDセル型EEPROMが知られている。
されは、複数のメモリセルをそれらのソース。ドレインを隣接するもの同士で共用する形で直列接続して一単位としてピット線に接続するのでかる。メモリセルは通常電荷を有する。メモリセルは通常電荷を有する。メモリセルは、P型ウェル内に集積形成される。NANDセルのドレイン側は選択ゲートを介してビット線に接

データ消去は、NANDセル内のすべてのメモリセルに対して同時に行われる。すなわち全ての制御ゲート、選択ゲートをOVとし、ピット線はびソース線を浮遊状態として、p型ウェルおよびn型基板に高電圧20Vを印加する。これにより、全てのメモリセルで浮遊ゲートの電子がp型ウェルに放出され、しきい値は負方向にシフトす

データ洗出し動作は、選択されたメモリセルの 制御ゲートをOVとし、それ以外のメモリセルの 制御ゲートおよび選択ゲートを電源電位Vcc(-5V)として、選択メモリセルで電流が流れるか 否かを検出することにより行われる。

以上の動作説明から明らかなように、NANDセル型EEPROMでは、普込みおよび読出して作用する。この観点から、普込みがなされたメモリセルのしきい値電圧には制限が加わる。たとえば、"1° 番込みされたメモリセルのしきい値の好ましい範囲は、O.5~3.5 V程度となる。デー

夕書込み後の経時変化、メモリセルの製造パラメータのばらつきや電源電位のばらつきを考慮すると、 データ書込み後のしきい値分布はこれより小さい範囲であることが要求される。

一方、 ° 0 ° 普込みしたメモリセル、 或い はデ - ク消去した N A N D セルのメモリセルのしきい

込み状態のメモリセルのそれぞれのしきい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は、半導体基板上に電荷 では できれ、 半導体基板上に電荷 を基板の間の できれ、 電荷 できる を可能 と も り で ない で で で で で で が 後 数 値 ず つ 直 数 列 き れ た メ モ リ セ ル ア レ イ な の で で ア R O M に おい て 、 遅 択 か ー ト で の 介 と ル 内 の 全 て の メ モ リ セ ル の 和 か ー ト に 所 定 の 消 去 ベ リ ファイ 制 御 回路 を 有 す る ことを 特 徴 と す る。

本発明はまた、その様なEEPROMにおいて、 消去ペリファイ制御回路と共に、選択されたメモ リセルの制御ゲートに所定の審込みペリファイ電 位を印加してデータ審込み状態を確認する書込み ペリファイ制御回路を有することを特徴とする。 値域圧が負方向にある値以上大きくなっていないと、これも問題になる。すなわち。〇・書込みータ たメモリセルのしきい値は、これによっ変化しまっても出しいで、金の世界では、大きなななななない。とい値の許容範囲を越えることになる。

(発明が解決しようとする課題)

以上のように従来のNANDセル型EEPR OMでは、データ消去や害込みの際、メモリセル のしきい値を許容範囲に収めることが難しい、と いう問題があった。

本発明は、データ消去状態のメモリセルのしきい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを提供することを目的と

本発明はまた、データ消去状態およびデータ書

(作用)

本発明においては、データ消去後に順次選択 されたNANDセルの全てのメモリセルに例えば 0. Vを印加して読出しを行う消去ベリファイ動作 を実行し、ある設定された時間内に 0 流出し ができないNANDセルが一個でもある場合に は、データ消去が不十分であると判断する。その 場合、全ての N A N D セル(ブロック毎のデータ 消去を行う場合であればそのブロック内の全ての NANDセル)について再度データ消去動作を実 行する。そしてまた同じ読出し動作を実行する。 この操作を繰返し行い、全てのNANDセルの銃 出し時間がある値以下になったら、データ消去動 作を終了する。以上のような制御動作により、全 てのNANDセル内のメモリセルのしきい値が ある値より小さい状態 (n チャネルであれば十 分に負の状態)を得ることができる。これは、 NANDセルの読出し電流が一つのNANDセル 内に含まれるメモリセルのうちで最もしきい値の 高いもので制限されるからである。

この様にして本発明によれば、データ消去状態 さらに必要ならばデータ者込み状態のメモリセル のそれぞれのしきい値を所定範囲に収めることを 可能としたNANDセル型のEEPROMを得る ことができる。

(寒 施 例)

以下、本発明の実施例を図面を参照して説明する。

第1図は一実施例におけるNANDセル型 EEPROMの構成を示している。図では、番地 選択を行うためのアドレスバッファおよび行、列

ファイ終了検知回路9に導かれる。データラッチ回路5にラッチされた者込み操作が行われた後に、制御を予めないのではなって動作を行って入って入りによりながはこのベリファイ終了の内によりによりではないのではないのが得られる。データを込み動作を行い、ベリファイ動作を繰り返すことになる。

第2図(a) (b) は、メモリセルアレイの一つのNANDセル部分の平面図と等価回路図であるの名・第3図(a) (b) はそれぞれれ第2図(a) のAーA、およびB-B、断面図である。素子分離酸ワエルシ11に複数のNANDセルからなるのNANDセルに看目して説明するとこの実施では、8個のメモリセルM、~M。が直列接続されて一つのNANDセルを構成している。メモリセルはぞれ、基板11にゲート絶録膜13を介して浮

のアドレスデコーダ等は省略して、書込みおよび 消去のペリファイ動作に関係する部分の構成を示 している。メモリセルアレイ2に対して、データ 書込みおよび読出しを行うためにデータラッチ回 路5およびセンスアンプ回路1が設けられている。 これらセンスアンプ回路1,データラッチ回路5 はデータ入出力バッファ4につながる。制御ゲー ト制御回路6は、メモリセルアレイ2の制御ゲー ト線にテータ書込み、消去、統出しおよびペリフ ァイの各動作に対応して所定の制御信号を出力す るものである。 データラッチ回路 5 とせンスプン プ回路2は、書込みベリファイ動作時には、列ア ドレス発生回路7から出力される列アドレスにし たがってセンス動作と再書き込みすべきデータの ラッチを行う。 データ比較回路 3 はやはりベリフ ァイ動作時、データラッチ回路5にラッチされた 書込みデータと、センスアンプ回路1により読み 出されたデータの一致を列アドレスごとに比較検 出し、その結果をラッチする機能を有する。この 比較回路3の出力は出力バッファ8を介してベリ

ゲート14(141 , 142 , …, 148) が形 成され、この上に層間絶緑膜15を介して制御ゲ ート16 (161, 162, …, 168) が形成 されて、構成されている。これらのメモリセルの ソース、ドレインであるn型拡散層19は隣接す るもの同志共用する形で、メモリセルが直列接続 されている。NANDセルのドレイン側,ソース 側には夫々、メモリセルの浮遊ゲート、制御ゲー トと同時に形成された選択ゲート14。,16。 および1410, 1610が設けられている。 素子形 成された基板上はCVD酸化膜17により覆われ、 この上にピット線18が配設されている。ピット 線18はNANDセルの一端のドレイン側拡散層 19にはコンタクトさせている。行方向に並ぶ NANDセルの制御ゲート14は共通に制御ゲー ト線 C G 」 , C G 2 . , … , C G 。 として配設され ている。これら制御ゲート線はワード線となる。 選択ゲート149, 169および1410, 1610 もそれぞれ行方向に連続的に選択ゲート線SGi, SGiとして配設されている。

第4図は、この様なNANDセルがマトリクス 配列されたメモリセルアレイの等価回路を示して いる。

第5図は、第1図の中のセンスアンプ回路1. データラッチ回路5。 データ比較回路3, 出力パ ッファ8の部分の具体的な構成を示している。デ ータラッチ回路5は、ラッチ信号LATCH とアドレ スaiの論理によって選ばれたアドレスのデータ がラッチ回路本体LAにラッチされる。センスアン プ回路1は、センス制御信号SENSEとアドレス ai の論理によって選ばれたアドレスのピット線 データをセンスして出力する。このセンスアンプ 回路1の出力は、データラッチ回路5の対応する データと比較回路3によって比較され、その結果 ラッチ信号LATCHV、LATCHVによってラッチされる ことになる。次にその結果に応じてラッチ回路 本体 LAに出力する。そしてラッチ信号 LATCHY. LATCHYを解除して次のアドレスの論理で選ばれる ものに確える。

第6図は、第1図における制御ゲート制御回路

と高電位Vpp端子の間には、それぞれスイッチン グMOSトランジスタを高電位から保護するため の n チャネルMOSトランジスタ Q Di, Q D2が 設 けられている。これらのMOSトランジスタQ Dii Q pzはDタイプである。バッファ段MOSトラン ジスタQ niの上下にも同様に、D タイプ、n チャ ネルMOSトランジスタQ口3、Q口4が設けられて いる。出力段にこの様にpチャネルMOSトラン ジスタとDタイプ。 n チャネルMOSトランジス タを用いているのは、高電位 V ppをしきい値降下 なく制御ゲート練に供給するためである。とくに MOSトランジスタ Q b 4 は、他の回路から制御 ゲート線に正電位が供給された時にロチャネル MOSトランジスクQrzのドレイン接合が順バイ アスになるのを防止する働きをする。中間電位 供給回路22も、高電位供給回路21と同様に、 NANDゲートG2、これにより制御されるEタ イブ,nチャネルのスイッチングMOSトランジ スタQ E 2 と E タイプ。 p チャネルのスイッチング MOSトランジスタQゥ,、出力パッファとなるタ

6の部分の具体的構成を示している。この制御回 路は、春込み時に選択ゲートに高電位Vppを与え る高電位供給回路21、同じく青込み時に非選 択の制御ゲートに中間電位VppHを与える中間 電位供給回路 22、 書込みベリファイ制御信号 W-VERIFYにより選択的に書込みペリファイ電位 V ver を与える書込みペリファイ電位供給回路. 23、および統出し信号 READ,消去信号 ERASE お よび消去ペリファイ制御信号E-VERIPYにより制御 ゲート電位を設定する消去/読出し制御回路24 により構成されている。この様な回路が各制御ゲ ート線毎に設けられる。高電位供給回路21は、 書込み信号 WRITE とアドレスaiの論理をとる NANDゲートG」により制御されるEタイプ。 n チャネルのスイッチング M O S トランジスタ Q s 1 と E タイプ、 p チャネルのスイッチング MOSトランジスタQヵ、および出力パッファと なるEタイプ,pチャネルMOSトランジスタ Qァzを主体として構成されている。 MOSトラン ジスタQ g j と Q p i の 間 、 M O S トランジスタ Q P i

イプ, p チャネルMOSトランジスタ Q p a 、および D タイプ, n チャネルMOSトランジスタ Q ps ~ Q paにより構成されている。

消去/統出し制御回路 2 4 は、統出し信号 READとアドレス a 1 、 a 1 の論理を取る N A N D ゲートG s 、消去信号 ERASE と消去ベリファイ制御信号 E-YERI FYの和をとる N O R ゲート G s 、の出力を選択ート G s 、の出力を選択ート G s の出力を受けート G s と G 。の出力を選択ート G s ののの N A N D ゲート G s 、これら N A N D ゲート a ル M O S トランジスタ Q e s s 、 は が ート 線 の間に 設 けられた 保護用の D タイプ・ロチャネル M O S トランジスタ Q p i o 、 Q p s に よ り 構成されている。

春込みベリファイ電位供給回路 2 3 は、春込みベリファイ信号 N-VERIPYとアドレス a 1 の論理を取る N A N D ゲート G a とその出力を反転するインパータゲート 1 1 、このインパータゲート 1 1

により制御されてベリファイ電位 V vea を制御終に供給するためのスイッチング用の E タイプ、n チャネルM O S トランジスタ Q e4、およびこのM O S トランジスタ Q e4と制御ゲート線の間に設けられた保護用の D タイプ、n チャネル M O S トランジスタ Q p11、により構成されている。

ダの出力によって選択ゲートを選択する N A N D 「ゲートG」」、G12およびそれらの出力端子に設け られたインパータⅠ11およびⅠ12を基本とする。 者込み信号 NRITE が 『H 』 レベルのときに2入力 NORゲートC13およびインバータI13によって NANDゲートGiiに H レベルが入り、この ときドレイン側の選択ゲートSG」が選択され、 ソース側の選択ゲートSG2は選択されない。 NORゲートC」の他方の入力端子には、消去信 号 ERASE,統出し信号READ, 審込みベリファイ信号 W-VERJPYおよび消去ベリファイ信号 E-VERIPYが入 るNORゲートG」。とインパーター」。が設けられ ている。即ち消去信号ERASE,読出し信号READ, 各 込みペリファイ信号 W-VERIPY、消去ベリファイ信 号E-VERIFYのいずれかが"H"レベルになると、 NORゲートG」sに「H"レベルが入り、二つ選 択ゲートSG1、SG2が同時に選択されるよう になっている。。

ただし消去ベリファイ信号E-VERIFYは、タイマ 回路25を介してNORゲートG」4に供給される。 それでは貫通電流が流れることになる。これを防 止するためこの実施例では、Eタイプnチャネル MOSトランジスタQEB, QEOと、Eタイプ、P チャネルMOSトランジスタQg。。 Qgゥ、および インバータⅠ』による切替え回路を設けている。 すなわちベリファイ信号 VBRIPYが "H"レベルに なると、MOSトランジスタQzaがオン、Qp7が オン、Qgがオフとなり、分圧回路の端子Aには 電源電位Vccが供給される。これにより、分圧回 路の分圧比で設定されるMOSトランジスタQ ε 6 , Qョ7の導選状態に対応した中間電位の書込みべり ファイ電位 V ver が得られる。ベリファイ信号 V-VERIFYが *L * レベルの時は、MOSトランジス タQmがオンとなり、分圧回路の端子Aは接地 電位となり、ベリファイ電位VvzRの端子はフロ ーティングとなる。この時、切替え回路では、 MOSトランジスタQpァがオフであるから、電流 は流れない。

第8図は、NANDセルの二つの選択ゲート SG₁、SG₂の制御回路である。ロウ・デコー

タイマ回路 2 5 はこの実施例では、一方の2 入力 に消去ペリファイ信号 E-VERIFYが直接入る 2 九力 N A N D ゲート G 15、その出力 ポイ信号 E-VERIFYを一定時間 だけ N O R ゲート G 14に供給するの を はいって が は よい カンパータ I 16に は 分 I 16に な が インパータ I 16に な で の さ れ で H・レベル に 選 し て 、 足 延 回路 D L で で み が に 選 し て 、 足 延 回路 D L で で か な が れ る 。 そ び ート G 14に 復 帰 で は で い た で H・レベルは " L・レベルに 復 帰 する。れて い た で H・レベルは " L・レベルに 復 帰 する。れて い た で H・レベルは " L・レベルに 復 帰 する。れて い た で H・レベルは " L・レベルに 復 帰 する。

遅延回路DLは、例えば抵抗と容量により構成されるものでも、或いはリングオシレータの出力をカウンタで数えてあるカウント数になったら出力を出す回路でもよい。

第9図は、ベリファイ終了検知回路9の構成例であり、図示のようにフリップフロップとNAN Dゲートおよびインバータにより構成される。 次にこのように構成された E E P R O M の動作 を説明する。

消去されたメモリセルのしきい値が十分負になっているか否かをチェックする消去ベリファイ動作は次のように行われる。第6図の制御回路にお

再度データ消去を行い、条件を満たすまで同様の ベリファイ動作を繰り返す。

データ書込みは、1ワード分のデータがデータ ラッチ回路5にラッチされ、そのデータによって ピット線電位が制御されて"0"または"1"が 書き込まれる。この時選択された制御ゲート線に 高電位Vpp、それよりビット線側にある非選択制 御ゲート線に中間電位 V ppM が印加される。第6 図の制御回路では書込み信号 NBITE が入力される。 即ち者込み信号WRITE とアドレスai. al の論 理によって、高電位供給回路21または中間電位 供給回路22がオンとなって選択された制御ゲー ト線にVpp、非選択の制御ゲート線にVppMが印 加される。ピット線BLには、データ"1" 書込 みの時は OV、"O" 書込みの時は中間電位が与 えられる。このデータ書込みのバイアス条件を保 持する時間は、従来の書込み法に比べて十分に短 いもの、例えば従来の1/100程度、具体的に は 1 O μ sec 程度とする。"1" が書かれたメモ リセルではしきい値が正方向にシフトし、゜0゜

いて、消去/統出し制御回路24に消去ベリファ イ信号E-ERASE が入り、スイッチングMOSトラ ンジスタQgがオンになって、アドレスとは無関 係に選択されたNANDセル内の全てのメモリセ ルの制御ゲートがOVに設定される。選択ゲート SG1、SG2も同時に、第8図の制御回路に消 去ペリファイ信号 E-ERASE が入ることにより選択 され、例えば5Vに設定される。ピット線には例 えば1.5Vが与えられ、ソース線はOVとされ る。このとき、選択ゲートSG;、SG2か5V になっている時間は、消去したメモリセルのしき い値がある程度負になっていたらデータ * 0 * が 統み出せる時間に設定される。これは第8図の遅 延回路DLを持つタイマ回路25によって設定さ れる。例えば、制御ゲートが全てOVでピット線 が1.5 Vのときメモリセルが1 0 μ A 流せる時 の読みだし時間が200 n sec であった時のしき い値より低くしようとすると、この読出し時間を 150 n sec に設定する。そしてこの設定された 時間にデータ °O °が読み出されない場合には、

が書かれたメモリセルではしきい値は負に止まる。 次に書込みベリファイ動作に入る。この実施例 においては、データ"1" が書かれたメモリセル のしきい値が所望の値に達しているか否かがチェ ックされる。この所望のしきい値はメモリセルの データ保持特性を考慮して決められるもので、例 えば2、5V程度である。この様なベリファイ動 作が書込みが行われた1ワード線のメモリセルに ついて行われる。第10図はその書き込みベリフ ァイ動作のタイミング図である。まずセンス信号 SENSE が "H" レベルになり、センスアンプ回路 2がイネーブルとなる。この時列アドレス発生回 路?により列アドレスalが入力され、データ出 力線にデータが出力されで、データラッチ回路5 のデータがラッチ出力線に出力される。この書込 みベリファイ動作のサイクルでは、第6図の制御 回路にベリファイ信号 W-VERIFYと読出し信号 READ が同時に入る。これらとアドレスai. a l との **論理によって、選択された制御ゲート線には、ベ** リファイ制御回路23によって、Vccと接地電位

の中間に設定された奢込みベリファイ電位VvgR - 2. 5 V が供給される。それ以外の制御ゲート 線には、消去/統出し制御回路24のNANDゲ --トG,の出力が "L" レベルとなって制御ゲー ト線にVccが供給される。この時第8図の制御回 路により同時に選択される選択ゲート線SG;。 SG2は共にVccに設定され、ビット線BLには 1.5Vが与えられ、ソース線はOVとされる。 これにより、選択されたメモリセルが"1"書 込みがなされたものであって、そのしきい値が 2. 5 V を越えていれば、選択されたメモリセル は非導通となり、データ"1"が読み出される。 * 1 * 害込みがなされたがしきい値が2.5Vに 達していない場合には、選択されたメモリセルは 導通するから、データ"0°として撓み出される。 そして、春込みデータとペリファイ動作により読 み出されたデータとは、データ比較回路3によっ て比較されて、ラッチ信号LATCHVが ゚L゚ レベル が『H゜レベルになることにより、比較結果がラ ッチされる。すなわち読み出されたデータが " 1

表 - 1

データラッチ回路のデータ	1	1	0	0
センスアンブ回路出力	1	0	1	0
データ比較回路出力	0	1	0	0

データ比較回路3の出力に 1 が現れた場合には、ベリファイ終了検知回路9はベリファイ終

了信号を出さないようにする。すなわち第9図に おいて、者込みペリファイ信号 V-VERIPYによりフ リップフロップが初期化された後、データ比較回 路3の出力に"1"が現れると、フリップフロッ プの出力は"0"にセットされる。データ比較が 終了するまではデータ比較信号が"口"、したが ってペリファイ終了信号は"0"出力であり、ペ リファイが終了していない事を示す。全ピット線 のデータ比較が終了すると、データ比較終了信号 が・1°になるが、ベリファイが終了しないと信 号 D out Vが °H° レベルになる事によって、デ ータ比較回路3のデータが再度データバッファ 8 を介し、データ入力線を介して新しいデータとし てデータラッチ回路5にラッチされる。上の表か ら明らかなように、書込みが不十分であったアド レスについてのみ "1" データが再度ラッチされ、 これよって再度 "1" データ 書込み 動作が 繰り返 される。そして再度ベリファイ動作を行い、 書込み不十分のメモリセルがなくなると、データ 比較回路3に1個も"1"が現れなくなり、フリ

ップフロップは 0 でにセットされたままになって、データ比較終了信号が 1 になったときに、ベリファイ終了検知回路9が終了信号 1 を出力して、データ書込み動作終了となる。

以上の各動作モードでの各部の電位関係をまとめて、表-2に示す。ここでは普込みおよび書込みベリファイ時制御ゲート線CG。が選ばれた場合について示している。

	消去	消去 ベリファイ	書込み 11	春込み *0*	舎込み ベリファイ
ピット線		1.5V	107	OV	1.5 ¥
S G i	OV	5 V	1 O Y	107	.5 Y
CG,	OV	0 4	107	107	5 Y
C G 2	οv	OY	207	20Y	· 2.5V
CG,	O V	DV	107	104	5 V
C G 4	OV	OV	107	107	5 V
CG,	٥٧	οv	107	107	· 5 Y
CG.	οv	οv	107	107	5 Y
C G 7	ΟV	ov	107	107	, 5 ¥
C G a	OV	OY	107	107	5 Y
SG ₂	ΟV	5 V	οv	1 O Y	5 Y
ソース線	_	OY	О٧	ΟŸ	OV
基板	20V	OV	0.4	01	OV

その他本発明は、その趣旨を逸脱しない範囲で 種々変形して実施することができる。

[発明の効果]

以上述べたように本発明によれば、消去ペリファイ制御またはこれと共に書込みペリファイ 制御

データ読出し動作は、従来と同様である。

以上のようにこの実施例によれば、データ消去のペリファイ動作を実行することより、消去状態のメモリセルのしきい値電圧をある値より小さく 設定することができる。これにより、"O"統出 し時の速度が遅くならないようにすることができ、また"1" 書込み後のしきい値が大きくなり過ぎるのが防止される。

を行うことにより、メモリセルのしきい値を最適 状態に設定して信頼性向上を図ったNANDセル 型のEEPROMを提供することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例のEEPROMの構成を示す図、

第 2 図 (a) (b) はそのメモリセルアレイの一つのNANDセルの平面図と等価回路図、

第3図(a) (b) はそれぞれ第2図(a) の A ーA′および B ー B′断面図、

第4図はメモリセルアレイの等価回路図、

第5図および第6図は第1図の要部構成を具体的に示す図、

第7図は書込みベリファイ電位発生回路を示す 図、


第8図は選択ゲート制御回路を示す図、

第9図はベリファイ終了検知回路の構成例を示す図、


第10図は者込みペリファイ動作を説明するためのタイミング図である。

1 … センスアンプ回路、 2 … メモリセルアレイ、3 … データ比較回路、 4 … 入出力バッファ、 5 … データラッチ回路、 6 … 制御ゲート制御回路、 7 … 列アドレス発生回路、 8 … ベリファイ終了検知回路、 2 1 … 高電位供給回路、 2 2 … 中間電位供給回路、 2 3 … 春込みベリファイ電位供給回路、 2 4 … 消去ノ統出し制御回路、 2 5 … タイマ。


出願人代理人 弁理士 鈴江武彦





第 2 図




第 1 図










-1255-








第 8 図





第1頁の続き 庁内整理番号 識別記号 ⑤Int. Cl. 5 8624-4M 481 H 01 L 27/10 29/788 29/792 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 樹 正 畐 明 個発 研究所内 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 富士雄 岡 @発 明 者 舛 研究所内

【公報種別】特許法第17条の2の規定による補正の掲載【部門区分】第6部門第4区分【発行日】平成10年(1998)10月23日

[公開番号] 特開平3-286497

【公開日】平成3年(1991)12月17日

【年通号数】公開特許公報3-2865

[出願番号] 特願平2-82946

【国際特許分類第6版】

G11C 16/06

[FI]

G11C 17/00 530 C

平総補正書

▶ 9,1.17 平成 年 月 E

特許庁员官 荒 井 寿 光 殿

1. 事件の表示

钟颐 平 2 - 8 2 9 4 6 号

2. 発明の名称

不揮発性半導体配位美國

3. 補正をする者

事件との関係 特許出配人

(207) 谷式白针 東芝

4. 代理人



- 5. 自発補正
- 6. 植正により増加する清水項の数 8
- 7. 補正の対象

明紅音

8. 植正の内容

- (1) 特許蓄求の範囲を別紙の通り訂正する。
- (2) 明期音第8 東第17行目ないし第18行目、第9頁第2行目ないし第3行目および第84頁第2行目ないし第3行目にそれぞれ「NANDをル型の」とあるを加給する。
- (3) 同第9頁第6行目ないし第15行目に「本発明は、…特徴とする。」と あるを下記のように訂正する。

足

本発明は、半導体基板上に電荷蓄積階と制御ゲートが関旧形成され、順荷審積 間における電荷の提受により電気的存替えを可能としたメモリセルが複数個マト リクス配列されたメモリセルアレイを有するBBPROMにおいて、複数本の制 御ゲートに同時に所足の消去ペリファイ電位を印加して、データ消去を行うすべ てのメモリセルのデータ消去状態をピット線電流により確認する消去ペリファイ 制御回路を有することを特徴とする。

- (4) 阿第9 頁第1 7行目に「選択された」とあるを「データ書込みの際、データ書込みを行う選択」と訂正する。
- (5) 何第1 8頁第1 2行目に「それぞれれ」とあるも「それぞれ」と訂正する。

2. 特許請求の範囲

(1) 半導体基板上に電荷蓄破層と制御ゲートが復層形成され、電荷蓄破層<u>に起 りる</u>電船の投受により電気的落替えを可能としたメモリセルが<u>複数例マトリクス</u> 配列されたメモリセルアレイを有する不辞発性半導体配位後置において、

<u>摂較本の</u>削薄ゲートに<u>同時に</u>所定の消去ペリファイ電位を印加して<u>、データ間 去を行うすべてのメモリセルのデータ消去状態をピット線電流により弾むする</u>所 去ペリファイ制御回路を有することを特徴とする不解発性半導体記憶装置。

- (2)<u>節記メモリセルは、複数関すっ換税されて</u>一単位を形成していることを特 数とする節序項1、配数の不算発性半導体配換装置。
- (3) <u>前宅一界位は、尚記メモリセルが独数個面列接続されてなるNANDセルであることを特徴とする請求項2記載の</u>不得<u>契性半導体記憶</u>範囲。
- (4) 半導体能板上に電荷者被回と制御ゲートが現局形成され、電荷資機層<u>に起 サら</u>電荷の投受により電気的容替えを可能としたメモリセルが<u>複数個ずつ接続されて</u>一単位を形成し、これらがマトリクス配列されたメモリセルアレイを有する 不複類性半導体配像社図において、

データ消去の際、データ消去を行うすべてのメモリセルの制御ゲートに所定の 併去ペリファイ電位を印加してビット線電流によりデータ済去状態を確認する消 去ペリファイ制御回路と、

<u>データ市込みの際、データ告込みを行う</u>選択メモリセルの制御ゲートに所定の 普込みペリファイ電位を印加してデータ告込み状態を確認する音込みペリファイ 財際回路とを育することを特徴とする不揮発性半等体配度装置。

- (5) データ帯去の原、複数本の解剤ゲートに対して所定の頂去ペリファイ温位 を印加して消失ペリファイ塾作が行われ、データ書込みの際、1本の制御ゲート に対して所定の告込みペリファイ電位を印加して脅込みペリファイ動作が行われ らことを特徴とする間求項4記載の不揮発性半導体配憶装置。
- (6) <u>前記一単位は、前記メモリセルが複数側面列接続されてなるNANDセル</u>であることを特徴とする前来項4または前来項5の不得発性半導体把慎数間。
- (7)前配将去ペリファイ解等四路は、所定の動作時間を設定して設出しを行う ためのタイマを内臓することを特徴とする前水項1万至前水項6のいずれか1項

記載の不揮発性半導体記憶装置。

(8) 半男体基板上に電荷容額層と納御ゲートが復居形成され、電荷書簡照<u>における</u>電荷の<u>授</u>受により電気的書替えを可能としたメモリセルが<u>複数個マトリクス</u> 配<u>列</u>されたメモリセルアレイと、

育配メモリセルアレイのビット線に書込みデータを与えるデータ入力パッファ およびデータラッチ回路と、

前記メモリセルアレイのピット領データを被出すセンスアンプ回路およびデー 夕出力パッファと、

就記メモリセルアレイにデータ侵込みを行った後に、**告込み状態を確認する**た めの告込みベリファイ器位を駆放選択された<u>解節ゲート</u>に印加してデータ統州し を行う登込みベリファイ朝期回路と、

前紀データラッチ回路とセンスアンプ回路の出力を比較してその結果を一時ラッチする議能を持つデータ比較回路と、

上記データ比較回路の出力により登込み状態を確認して、普込み不十分のメモ リセルに対して再告込みを行う手段と、

データ消去の際、データ消去を行うすべてのメモリセルの制御ゲートに<u>所定の 消去ペリファイ電位</u>を印加してピット練電流<u>により</u>データ消去状態を確認する消 去ペリファイ制御回路と

を備えたことを特徴とする不理発性半導体記憶装置。

- (9) <u>BRCメモリセルは、複数側ずつ接続されて</u>一単位を形成していることを付 後とする第次項8記載の不得発性半導体配換数置。
- (10) <u>前記一単位は、前記メモリセルが複数個直列接続されてなるNANDを</u>ルであることを特徴とする務束項9定数の不揮発性半導体和機強固。
- (11) データ将去は、前記一単位を形成するメモリセルに対して同時に行われることを特徴とする第次項2または請求項4または請求項9記録の不採発性半導体記憶数四。
- (12) データ消去は、ブロック内のすべてのメモリセルに対して同時に行われることを特徴とする前次項1万主統次項10のいずれか1項記載の不得発性半導 ないる場合